Universale LCD/TFT Display Controller è completamente configurabile

- Nov 24, 2016 -

Digital Core Designand #39; s più recente IP Core, il DBLCD32, è un controller di display LCD/TFT completamente configurabile, universale, supportando un'ampia gamma di risoluzioni.

Il core consente i parametri sia orizzontali che verticali la configurazione di sincronizzazione. Clock pixel del display può essere generato da un divisore di orologio interno pixel basato sull'orologio del bus, o consegnato al nucleo di un pin dedicato. Inoltre, un ingegnere può utilizzare un clock pixel generati esternamente. La polarizzazione, come pure i segnali di sincronizzazione, sono completamente configurabili.

Il DBLCD32 è stato dotato di un'interfaccia master DMA in grado, che può essere utilizzata per accedere un framebuffer, quando sono immessi direttamente in una memoria di sistema. Embedded controller DMA ha un FIFO configurabile per memorizzare i dati dei pixel, che aumenta il throughput del sistema e prestazioni. La trasmissione sull'interfaccia master è crepato orientato e c'è la possibilità di definire il limite di dimensione di scoppio.

Dati recuperati dall'interfaccia DMA possono essere tradotto in segnali RGB 24-bit, a seconda della modalità del colore selezionato. Ci sono tre modalità di colore standard supportati: Indice di 24-bit True Color, colore 16-bit (5-6-5) e 8-bit modalità colore. Inoltre, un 32-bit True Color è supportato anche, ma viene ignorato il byte MSB di ogni parola di quattro byte. In caso la modalità colori indicizzati, il DBLCD32 è dotato di palette pixel RAM, che è utilizzato per tradurre ogni byte dal buffer di visualizzazione in uscita RGB 24-bit. Ci sono due diversi formati di tavolozze di colori disponibili. Il core supporta la pagina che lancia il meccanismo, che consente l'utilizzo di buffer multipli senza l'effetto strappo. Il DBLCD32 incorpora anche un insieme di programmable interrupt disponibili relazionato al display sincronizzazione sia segnali di stato DMA. Il nucleo può lavorare su piccoli e grandi sistemi endian. Per aumentare le prestazioni del sistema e la flessibilità di utilizzo, la DLBLCD32 può essere configurato in due livelli di ottimizzazione possibile, trovare un giusto equilibrio tra un conteggio di cancello e una lunghezza di percorso critico.

Un paio di:2017 4,7 pollici LCD 'iPhone 7s' di nuovo mid-range conveniente portatile di Apple diventare per predetto IL prossimo Articolo:Ridurre la inyección De Tinta fratello Que Los Costes De Impresión Un 60%